|
詳細情報 |
|||
| 生産シリーズ: | SMDバリスタ | 最大電流: | 変化します（例、最大数アンペア） |
|---|---|---|---|
| テクノロジー: | 金属酸化物 | エネルギー吸収: | 通常0.1J～10J |
| アプリケーション: | 電子回路におけるサージ保護 | 電圧評価DC: | 385V |
| よい名前: | SMD バリスタ 10D471K 470V 10% | エネルギー抵抗: | 0.02J B 0.05J |
| 絶縁抵抗: | 通常 >100MΩ | ターミナル: | 特殊SMTマウント |
| 保管温度: | -55 +125 | ワリスター電圧 AC: | 175~385V |
| ヴァリストールの電圧: | 470V+/-10% | ||
| ハイライト: | DDR5 SDRAM用のSMDバリストール,高峰逆電圧バリストール,A-Die 互換性のあるSMD バリスター |
||
製品の説明
DDR5 16Gb A-Die SDRAM
1.1 主な特徴
・ JEDEC規格準拠;
・ 電源: VDD/VDDQ = 1.1V (1.067V (-3%) ～ 1.166V (+6%));
・ 電源: VPP = 1.8V (1.746V (-3%) ～ 1.908V (+6%));
・ JEDEC標準パッケージ: x4/x8用 82ボールFBGA、x16用 102ボールFBGA;
・ アレイ構成:
・ x4/x8用 32バンク (8バンクグループ、各バンクグループに4バンク);
・ x16用 16バンク (4バンクグループ、各バンクグループに4バンク);
・ 16nビットプリフェッチアーキテクチャ;
・ バースト長 (BL): BL16、BC8 OTF、BL32 (オプション)、BL32 OTF (オプション) をサポート; ・ プログラム可能なCASレイテンシ (CL);
・ プログラム可能なCASライトレイテンシ (CWL);
モードレジスタ設定によるオンダイ終端 (ODT): RTT_PARK、RTT_WR、RTT_NOM_WR、RTT_NOM_RD、DQS_RTT_PARK
ノーマルリフレッシュモードおよびファイングラニュラリティリフレッシュモード用の同一バンクリフレッシュおよび全バンクリフレッシュ; ・ ファイングラニュラリティリフレッシュ 2x (0℃ ≤ TCase ≤ 85℃)、4x (85℃ ≤ TCase ≤ 95℃) モードでtRFCを短縮;
・ 双方向差動データストローブ;
・ データ入出力、コマンドおよびアドレス入力用のPOD (Pseudo Open Drain) インターフェース;
・ コネクティビティテストモード (TEN) をサポート;
・ データ入力、コマンド/アドレス入力、チップセレクト用の内部VREF;
・ CAI (コマンドアドレス反転);
・ コマンド用の1N/2Nモードをサポート;
・ 4タップ決定フィードバックイコライザ (DFE) をサポート;
・ ループバックおよびビットエラーレートテストをサポート;
・ hPPR/sPPRをサポート; sPPR Do/undo/Lockをサポート;
・ トレーニングモード:
・ VrefDQ / VrefCA / VrefCS トレーニング
・ リードトレーニングモード
・ CAトレーニングモード
・ CSトレーニングモード
・ ピンごとのVREFDQトレーニング
・ ライトレベリングトレーニングモード
・ リード用デューティサイクルアジャスター (DCA) - グローバル
・ リード用ピンごとのDCA (デューティサイクルアジャスター) - ピンごと (DQ) ・ DRAMごとのアドレス指定 (PDA);
・ 最大省電力モード (MPSM);
・ マルチパーパスポリコマンド (MPC);
・ パワーアップ用非同期リセット;
動作ケース温度: 0℃ ≤ TCase ≤ 95℃;
・ オートリフレッシュおよびセルフリフレッシュモードをサポート;
・ 平均リフレッシュ周期:
・ 3.9μs/32ms、8Kサイクル (0℃ ≤ TCase ≤ 85℃); ・ 1.95μs/16ms、8Kサイクル (85℃ < TCase ≤ 95℃);
プログラム可能なリード/ライトプリアンブルおよびポストアンブル;
・ リード/ライトデータ整合性用の巡回冗長検査 (CRC) をサポート; ・ オンダイECC;
・ ECC透過およびエラー消去;
・ MBIST / mPPR;
・ ギアダウンモードはサポートされていません;
・ パッケージ出力ドライバテストモード;
・ 部分アレイセルフリフレッシュ (PASR) はサポートされていません;
・ RoHS準拠
注:
このデータシートに記載されている機能およびタイミング仕様は、特に断りがない限り、DLL有効モード (通常動作) のものです。
DDR5 SDRAMパッケージ仕様
この章では、主にx4/x8/x16構成のパッケージ寸法とボールアウトについて説明します。これにより、デバイスのマッチングに役立ちます。
DDR5 SDRAMパッケージ寸法 (7ページ参照)
・ DDR5 SDRAM x8 ボールアウト (MO-210-AN準拠) - 82ボール (8ページ参照) ・ ピン配置説明 (9ページ参照)
この製品の詳細を知りたい
